Am Freitag habe ich meine Klausur in Rechnerarchitektur geschrieben – die selbe Vorlesung, für die ich als Abschluss-Projekt ein Modul in VHDL geschrieben habe, mit dem man ASCII-Text über ein simuliertes Numpad eingeben kann. Die Prüfung war aufgeteilt in 50% NIOSII-Assembler und 50% VHDL (Zustandsautomat mit Zähler als Prozess). Meine Wunschaufgabe den Stack- und Registerinhalt von einer kleinen (disassemblierten) C-Funktion (Intel) zu interpretieren, war leider nicht mit dabei.
Bei beiden großen Aufgaben bin ich gleich zu Beginn vollkommen stecken geblieben. Kurz vor Schluss hatte ich meinen Tisch voller zerknüllter Moore-Automaten und Flussdiagramme und noch keine einzige Zeile Code geschrieben. Ich hab mich dann auf den erfolgversprechendsten Automaten konzentriert und irgendwie ein Statemachine-Pattern herunter geschrieben, ohne die als „Hilfestellung“ angegebenen Signale überhaupt zu beachten. Der Altera-Synthetisierer hätte mich dafür erwürgt. Assembler hat mein Professor nur als wenige Zeilen Makros gesehen.
Kurz: Bei der Abgabe war ich kurz davor, mich in aller Form für mein Versagen zu entschuldigen.
Heute finde ich in meinen Mails den Link zu den Ergebnissen und da steht eine 1,3! WTF?
Entweder hat mir mein Projekt den A**** gerettet oder eine Mischung aus Auswahlklausur und Glück, in den letzten 7 Minuten das richtige ausformuliert zu haben. Wahrscheinlich beides in Kombination mit einem extrem gut gelaunten Korrekteur.
Bevor ich darüber jetzt komplett ausflippe, muss ich das noch aus einer anderen Quelle verifiziert haben. Einen Tippfehler bei der Matrikelnummer würde ich sonst wohl nicht überleben …
Soviel auch zu mein Vorsatz, während der Klausurphase nicht zu bloggen. 😉 Fünf sind bereits geschrieben – drei fehlen noch. Morgen: Software Engineering und Formale Sprachen und Automaten
Der hat bestimmt nur die Tabellenspalte falsch beschriftet, das war nicht die Note, sondern die erreichte Punktzahl. Als ich aus der Prüfung kam, dachte ich, mit Glück vielleicht eine 3.x. Denn in der Assembleraufgabe hab ich versagt, hab das Struktogramm nicht hinbekommen, und demzufolge auch das Hauptprogramm nicht geschrieben. Den VHDL-Teil hatte ich eigentlich fast komplett, sogar nach seinen Vorgaben.
Und hat der, der nach der Prüfung meinte – mit Glück vielleicht Bestanden – eine 1.3, da komme ich mir mit meiner 1.7 so schlecht vor.
War eben da, um mich endgültig zu vergewissern. Meine Lösung der VHDL Aufgabe war wohl fast die Musterlösung und ein paar Punkte beim Assembler gab es auch. *ausflipp* =)
Hätt ich mich nicht an die Vorgaben gehalten, die der gemacht hat, hätt ich die VHDL-Aufgabe auch viel schneller hinbekommen.
Dann hätt ich auch mehr Zeit für den Assembler gehabt.
Aber die Notenverteilung nenne ich mal Gaußinvers:
1 x 1.0
1 x 1.3
1 x 1.7
1 x 2.0
0 x 2.3
0 x 2.7
0 x 3.0
2 x 3.3
1 x 3.7
1 x 4.0
0 x 5.0
——-
8 x 2.54 Rastermaß 😉
Immerhin es haben alle Bestanden.
Mal sehen im September kann ich sie ja noch mal schreiben, dann sitze ich aber wahrscheinlich alleine im Raum.